Entwicklungszeitlinie
| Meilenstein | Schwerpunkt | Status |
|---|---|---|
| Grundlagen | Kernarchitektur und Dynamik | Abgeschlossen |
| Repräsentation | Interne Strukturbildung | Abgeschlossen |
| Validierung | Subsystem-Stresstests | Abgeschlossen |
| Wettbewerb | Multi-Unit-Interaktionsdynamik | Abgeschlossen |
| Edge | Hardware-optimierte Bereitstellung | In Arbeit |
Technische Highlights
- Lokales Online-Lernen ohne End-to-End-Backpropagation — keine Verlustfunktionen, kein Optimizer
- Hunderte von Recheneinheiten konkurrieren in Echtzeit unter begrenzten Ressourcen
- Kein Vortraining erforderlich — keine gelabelten Datensätze, keine Offline-Vorbereitung
- 35+ öffentliche Datensätze aus 19 Domänen — jede Domäne separat modelliert und validiert, kein Transfer vorausgesetzt
- Über 1,8 Mio. kontrollierte Experimentläufe über mehrere Forschungslinien
Multi-Kanal-Architektur
RailMind gibt über drei parallele Kanäle aus — jeder dient einem bestimmten Integrationsanwendungsfall:
| Kanal | Ausgabe | Anwendungsfall |
|---|---|---|
| K.1 Gesundheitsvektor | Adaptive interne Repräsentation projiziert auf kompakten Diagnoseraum | Fehlererkennung und -klassifikation |
| K.2 Drift-Gate | Verteilungsverschiebungsdetektor ohne Rechenaufwand | Warnung bei Verschiebung der Eingangsverteilung |
| K.3 Rohzustand | Vollständige interne Repräsentation | Kundenspezifische nachgelagerte Aufgaben und Forschung |
Validierungsbreite
Validiert an 35+ öffentlichen Datensätzen aus 19 Domänen. Jede Domäne wird separat modelliert und validiert — wir setzen keinen Transfer zwischen Domänen voraus.
| Domäne | Benannte öffentliche Datensätze |
|---|---|
| Rotierende Maschinen — Lager, Getriebe | CWRU · Paderborn/KAT · XJTU-SY · FEMTO/PHM2012 · SEU · IMS · MFPT · HUST · KAIST · UORED · MCC5 · CITEF |
| Restlebensdauer von Turbofans | C-MAPSS (FD001–004) |
| Maschinen-Audioanomalien | DCASE (ToyCar / Fan) |
In Validierung
| Domäne | Benannte öffentliche Datensätze |
|---|---|
| Brücken-Strukturüberwachung | Z24 · KW51 |
| Satellitentelemetrie | ESA-ADB SMAP · MSL |
| Video | CLIP-video · AI City · seg19 |
| Aktivitätserkennung | UCI HAR |
Edge-Leistung
Produktionsverifizierte Leistung auf handelsüblicher Hardware:
Laufzeitspeicher
Laufzeitspeicher der Vollkonfiguration: ca. 200 KB, einschließlich aller PdM-Module, mit null dynamischer Allokation.
MCU-Latenz
L-Konfiguration (nicht die Vollkonfiguration): mittlere Engine-Schritt-Latenz von 0,90 ms auf einem STM32F767 (Cortex-M7, 216 MHz).
Hinweis: Die oben genannten Speicher- und Latenzwerte beziehen sich auf unterschiedliche Konfigurationen und stellen keine Latenz-Speicher-Kombination einer einzigen Konfiguration dar.
Keine Heap-Allokation im Hot Path — alle statischen Puffer. Keine Garbage-Collection-Pausen, keine Fragmentierung im 24/7-Industrieeinsatz.
Drifterkennung
Integrierte Verteilungsverschiebungserkennung ohne zusätzlichen Rechenaufwand:
- Erkennt Verteilungsdrift und Sensordegradation, sobald sie auftreten
- Änderungen der Betriebsbedingungen werden über expliziten Zustandsinput (ConditionInput) übergeben — nicht aus dem Signal abgeleitet